A SAT based test generation method for delay fault testing of macro based circuits.
2010
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Abstract_ITA.zip
non disponibili
Tipologia:
Altro materiale allegato
Dimensione
888.93 kB
Formato
Unknown
|
888.93 kB | Unknown |
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.14242/143383
Il codice NBN di questa tesi è
URN:NBN:IT:UNIFE-143383