PLL arrays for phase noise reduction and beam steering

To meet the stringent requirements of next-generation communication standards, the demand for spectral purity in radio-frequency (RF) transceivers (TRX) has reached unprecedented levels. This challenge is exacerbated by the need for mass-volume production, which calls for the integration of complex baseband digital signal processing (DSP) units into the same die as the TRX RF chain, typically implemented in scaled CMOS nodes. One of the most critical aspects of transceiver design is the local-oscillator (LO), typically realized as a phased-locked loop (PLL), which faces significant challenges due to the voltage-supply scaling and the limited analog performance of devices in modern technologies. In particular, the voltage-controlled oscillator (VCO), or the digitally-controlled oscillator (DCO) in digital PLLs, exhibits a fundamental upper bound in phase-noise performance, that cannot be overcome even willing to increase power dissipation. Multi-core oscillators have emerged as a promising solution to restore the traditional trade-off between power and phase-noise by leveraging the combination of different oscillator elements. However, to meet the specifications dictated by the increasingly demanding communication standards, a large number of oscillator cores should be used, making the design of a conventional PLL impractical, due to the lossy coupling network between the cores and the large quantity of connections required. This research explores an alternative approach. Rather than employing multi-core oscillators within a single PLL loop, it leverages the combination of outputs from an array of PLLs to improve phase-noise performance. This enables the full optimization of each PLL core, while eliminating the challenges associated to the coupling networks and interconnections among oscillator cores. Moreover, adopting digital-PLLs (DPLLs) as core units allows to achieve, at a spectral purity comparable to analog PLLs, a much smaller overall footprint with respect to the multi-core oscillator approach. Additionally, DPLLs offer the opportunity to implement new functionalities in each PLL element with minimal area and power effort. This research aims to unlock the potential of DPLL arrays for advanced communication systems.

Per soddisfare i rigidi requisiti degli standard di comunicazione di prossima generazione, la domanda di purezza spettrale nei trasmettitori-ricevitori (TRX) a radiofrequenza (RF) ha raggiunto livelli senza precedenti. Questa sfida è esacerbata dalla necessità di produzione su larga scala, che richiede l'integrazione di complessi unità di elaborazione del segnale digitale a banda base (DSP) nello stesso die della catena RF TRX, tipicamente implementata in nodi CMOS ridimensionati. Uno degli aspetti più critici del design del trasmettitore-ricevitore è l'oscillatore locale (LO), tipicamente realizzato come un circuito a fase bloccata (PLL), che affronta significativi problemi a causa del ridimensionamento dell'alimentazione e delle limitate prestazioni analogiche dei dispositivi nelle moderne tecnologie. In particolare, l'oscillatore controllato in tensione (VCO), o l'oscillatore controllato digitalmente (DCO) nei PLL digitali, presenta un limite superiore fondamentale nelle prestazioni del rumore di fase, che non può essere superato nemmeno aumentando la dissipazione di potenza. Gli oscillatori multi-core sono emersi come una soluzione promettente per ripristinare il tradizionale compromesso tra potenza e rumore di fase sfruttando la combinazione di diversi elementi oscillatori. Tuttavia, per soddisfare le specifiche dettate dagli standard di comunicazione sempre più esigenti, dovrebbe essere utilizzato un gran numero di core oscillatori, rendendo impraticabile il design di un PLL convenzionale, a causa della rete di accoppiamento perdente tra i core e la grande quantità di connessioni richieste. Questa ricerca esplora un approccio alternativo. Piuttosto che impiegare oscillatori multi-core all'interno di un singolo loop PLL, sfrutta la combinazione delle uscite di una serie di PLL per migliorare le prestazioni del rumore di fase. Ciò consente l'ottimizzazione completa di ogni core PLL, eliminando le sfide associate alle reti di accoppiamento e alle interconnessioni tra i core degli oscillatori. Inoltre, l'adozione di PLL digitali (DPLL) come unità core consente di ottenere, a una purezza spettrale paragonabile ai PLL analogici, un'impronta complessiva molto più piccola rispetto all'approccio dell'oscillatore multi-core. Inoltre, i DPLL offrono l'opportunità di implementare nuove funzionalità in ciascun elemento PLL con un minimo sforzo in termini di area e potenza. Questa ricerca mira a sbloccare il potenziale degli array DPLL per i sistemi di comunicazione avanzati.