Design of high-accuracy mixed-signal CMOS cells for sensor interfaces and reference circuits

Al giorno d'oggi, applicazioni innovative come i dispositivi indossabili o impiantabili per il controllo della salute, le reti di sensori wireless e i computer quantistici hanno rinnovato la necessità di architetture efficienti e nuovi metodi di progettazione per circuiti integrati di tipo analogico. Questa tesi presenta risultati di ricerca relativi alla progettazione di circuiti integrati avanzati di tipo analogico/mixed-signal per svariate applicazioni. In primo luogo, un innovativo generatore sinusoidale viene presentato per applicazioni di spettroscopia d'impedenza. Un approccio basato sull'interpolazione del primo ordine, effettuata nel dominio analogico, viene proposto per mitigare il tipico trade-off tra rapporto di oversampling e distorsione della sinusoide generata. In base alla caratterizzazione sperimentale di un prototipo realizzato in CMOS 0.18-um, risulta possibile generare sinusoidi di frequenza programmabile tra 100 Hz e 300 kHz, con distorsione armonica totale (THD) minore dello 0.4%. Successivamente, vengono presentate due versioni di un circuito integrato per l'interfacciamento di sensori ottici sperimentali a doppia banda. Per via delle peculiari proprietà elettriche di questi sensori, sono state utilizzate architetture circuitali non standard per compiere, allo stesso tempo, la lettura e la polarizzazione di molteplici sensori, effettuando sia l'integrazione della fotocorrente sia la successiva conversione in digitale. La versione finale del circuito integrato di interfaccia, progettata in CMOS 0.18-um, include 64 canali di lettura paralleli con range d'ingresso compreso fra –10 uA e 10 uA, 10.7 bit efficaci di risoluzione, consumo di potenza pari a 57.9 uW per canale e compatibilità con capacità di sorgente fino a 60pF. Successivamente, spostandosi nel contesto dei convertitori digitale-analogico (DAC), viene presentato uno studio sistematico delle tecniche di calibrazione basate su Ordered Element Matching (OEM), svolto mediante simulazioni statistiche di alto livello. Lo spazio di progetto dei DAC calibrati mediante OEM è in larga misura inesplorato; in tal senso, lo studio proposto muove un passo avanti, evidenziando le relazioni esistenti tra le scelte di progetto fatte a livello circuitale e gli errori di non-linearità rimanenti dopo l'applicazione dell'OEM. In seguito, vengono presentati dei riferimenti di corrente innovativi, basati su topologie resistenti contro gli errori globali di processo e su tecniche di compensazione della temperatura di ordine elevato. Per un riferimento di corrente con corrente d'uscita pari a 469 nA, progettato in CMOS 0.18-um, le simulazioni elettriche hanno mostrato una deviazione standard relativa pari a 0.8% e un coefficiente di temperatura medio pari a 76.1 ppm/°C. Infine, a concludere la tesi, viene discussa la progettazione di riferimenti di tensione con un range di temperatura molto ampio (4 K – 300 K) per applicazioni nei computer quantistici. Per affrontare le non-idealità aggiuntive che emergono alle temperature criogeniche, come l'incremento della varianza degli errori di mismatch e alcuni comportamenti non lineari aggiuntivi, tecniche di calibrazione dedicate, basate su una versione riadattata dell'OEM e su una tecnica di compensazione segmentata della curvatura, sono state applicate in combinazione con topologie di riferimenti di tensione di tipo beta-multiplier. La caratterizzazione sperimentale di un prototipo progettato con una tecnologia FinFET 16-nm, recentemente inviato in fabbricazione, fornirà informazioni fondamentali per la progettazione di riferimenti di tensione criogenici da impiegare per assistere il controllo e la lettura dei processori quantistici. Emerging applications, such as wearable and implantable devices for health monitoring, wireless sensor networks and quantum computing, renewed the need for efficient analog Integrated Circuit (IC) architectures and design methodologies. This thesis reports on research works concerning the design of advanced analog-centric mixed-signal ICs for diverse applications. In the first place, a novel Sinusoidal Signal Generator (SSG) solution is presented for Electrical Impedance Spectroscopy (EIS) applications. An approach based on first-order interpolation, executed in the analog domain, is proposed to mitigate the typical trade-off between oversampling ratio and distortion. From experimental tests of a 0.18-um CMOS prototype, sine-wave generation within a 100 Hz – 300 kHz range is achieved with Total Harmonic Distortion (THD) lower than 0.4%. Thereafter, the design of two interface IC versions for experimental dual-band optical sensors is discussed. Due to unconventional electrical properties of the considered sensors, highly customized circuit architectures were employed to simultaneously read and bias arrays of multiple sensors, performing both photocurrent integration and subsequent analog-to-digital conversion on-chip. The final 0.18-um CMOS IC version was designed with 64 parallel readout channels featuring an input current range spanning from –10 uA to 10 uA, 10.7 bits of effective resolution, 57.9 uW of power consumption per channel and compliance with source capacitances up to 60 pF. Subsequently, moving to the subject of Digital-to-Analog Converters (DACs), a systematic study of calibration techniques based on Ordered Element Matching (OEM) is proposed, based on high-level statistical simulations. The design space of OEM-calibrated DACs has been left mostly unexplored by previous literature works; in this respect, this work moves one step forward in highlighting the links between circuit level design choices and post-OEM non-linearity errors. Novel Current Reference (CR) solutions are later presented, featuring topologies resilient against global process errors and including high-order temperature compensation techniques. For a 469-nA CR prototype designed with 0.18-um CMOS, electrical simulations showed 0.8% relative standard deviation and 76.1 ppm/°C average temperature coefficient. Lastly, the design of wide-temperature-range (4 K – 300 K) Voltage References (VRs) for quantum computing applications is discussed. To tackle specific non-idealities arising at cryogenic temperatures, such as the increased mismatch variance and the emergence of non-linear behaviours, ad hoc calibration techniques, consisting in a customized OEM approach and in Segmented Curvature Compensation (SCC), are demonstrated in combination with Beta-Multiplier (BM) VR topologies. Future experimental characterization of a 16-nm FinFET prototype, recently submitted for fabrication, will provide valuable insight concerning the design of cryogenic VRs, needed as part of innovative control and readout solutions for quantum processors.