Advances in high-spectral-purity local oscillators and low-power frequency modulators enabled by digitally intensive frequency synthesizers

To meet the increasing demand for higher data rates, modern wireless transceivers (TRXs) are leveraging high-order quadrature amplitude modulation (QAM) schemes and multiple-input multiple-output (MIMO) operation at millimeter wave carrier frequencies while also maintaining low power consumption to maximize the battery life of portable devices. Additionally, they aim for minimal silicon area to reduce costs and enable more functionalities on the same IC. However, this approach imposes stricter requirements on the local oscillator (LO), particularly in terms of integrated jitter, settling time, spectral purity, and power dissipation. The bang-bang phase-locked loop (BBPLL) architecture is an attractive option for LO implementation, offering lower power consumption and reduced area compared to other types of analog or digital phase-locked loop (PLL). This advantage stems from the use of a compact and efficient single bit quantizer for phase detection, known as the bang-bang phase detector (BBPD). However, the aggressive quantization performed by the BBPD significantly degrades the BBPLL’s performance in terms of settling time, integrated jitter, and spurious tones, limiting its applicability in modern TRXs. This thesis aims to demonstrate how the use of digital PLLs (DPLLs) for LO implementations can achieve spectral purity on par with that of analog PLLs while significantly reducing the overall footprint. Additionally, DPLLs provide the flexibility to introduce new functionalities within each PLL element with minimal area and power consumption. The goal of this research is to explore the potential of DPLLs in advanced communication systems, such as those that require low jitter (for example, 5G) or low power consumption (for example, BLE). This thesis presents viable solutions to overcome the limitations of previous state-of-the-art DPLLs. First, a BBPLL with a novel fractional spur reduction method is introduced. It is based on a multipath topology, where each path has its own digital-to-time converter (DTC) and phase detector (PD). We demonstrate that, by driving each DTC with appropriately shifted quantization error sequences and combining the PD outputs, the dominant fractional spurs caused by DTC nonlinearities can be canceled, resulting in a significant reduction in PLL jitter. Second, a two-point modulated DPLL designed to support GFSK modulation for BLE packet transmission and adaptive frequency hopping (AFH) is presented. The two-point architecture allows for a narrow bandwidth and low reference frequency, minimizing power dissipation while maintaining a low FSK error. Additionally, the novel fast-locking technique introduced here effectively reduces the PLL frequency error when a frequency hop is applied.

Per soddisfare la crescente domanda di velocità di trasmissione dati più elevate, i ricetrasmettitori wireless (TRX) moderni stanno adottando schemi di modulazione in ampiezza e in quadratura di ordine elevato (QAM) e l’uso di tecniche MIMO (multiple-input multiple-output) su frequenze portanti nell’intervallo delle onde millimetriche, mantenendo al contempo un basso consumo energetico per massimizzare la durata della batteria nei dispositivi portatili. Inoltre, mirano a occupare una superficie in silicio ridotta per contenere i costi e abilitare più funzionalità sullo stesso circuito integrato (IC). Tuttavia, questo approccio impone requisiti più stringenti sull’oscillatore locale (LO), in particolare in termini di jitter integrato, tempo di assestamento, purezza spettrale e dissipazione di potenza. L’architettura ad anello ad aggancio di fase bang-bang (BBPLL) rappresenta un’opzione interessante per la realizzazione dell’LO, offrendo un consumo energetico inferiore e una superficie ridotta rispetto ad altri tipi di loop ad aggancio di fase (PLL), sia analogici che digitali. Questo vantaggio deriva dall’uso di un quantizzatore a singolo bit compatto ed efficiente per il rilevamento di fase, noto come rivelatore di fase bang-bang (BBPD). Tuttavia, la quantizzazione aggressiva effettuata dal BBPD compromette notevolmente le prestazioni del BBPLL in termini di tempo di assestamento, jitter integrato e toni spurii, limitandone l’applicabilità nei TRX moderni. Questa tesi si propone di dimostrare come l’impiego di PLL digitali (DPLL) per la realizzazione dell’oscillatore locale possa raggiungere una purezza spettrale comparabile a quella dei PLL analogici, riducendo al contempo in modo significativo l’ingombro complessivo. Inoltre, i DPLL offrono la flessibilità di introdurre nuove funzionalità in ciascun elemento del PLL con un minimo impatto in termini di superficie e consumo energetico. L’obiettivo di questa ricerca è esplorare il potenziale dei DPLL nei sistemi di comunicazione avanzati, come quelli che richiedono basso jitter (ad esempio, il 5G) o basso consumo energetico (ad esempio, BLE). Questa tesi presenta soluzioni concrete per superare i limiti dei DPLL allo stato dell’arte. In primo luogo, viene introdotto un BBPLL con un nuovo metodo di riduzione degli spurii frazionari. Questo si basa su una topologia multi-path, in cui ogni percorso ha il proprio convertitore digitale-tempo (DTC) e rivelatore di fase (PD). Dimostriamo che, pilotando ciascun DTC con sequenze di errore di quantizzazione opportunamente sfasate e combinando gli output dei PD, è possibile cancellare gli spurii frazionari dominanti causati dalle non linearità dei DTC, con una conseguente riduzione significativa del jitter del PLL. In secondo luogo, viene presentato un DPLL a modulazione a due punti progettato per supportare la modulazione GFSK nella trasmissione di pacchetti BLE e il frequency hopping adattivo (AFH). L’architettura a due punti consente una larghezza di banda stretta e una frequenza di riferimento bassa, riducendo al minimo la dissipazione di potenza pur mantenendo un basso errore FSK. Inoltre, la nuova tecnica di aggancio rapido qui introdotta riduce efficacemente l’errore di frequenza del PLL quando viene applicato un salto di frequenza.