Advanced characterization of 4H-SiC MOSFET channel [Caratterizzazione avanzata del canale 4H-SiC MOSFET]

The development of high-performance silicon carbide (SiC) power MOSFETs represents a critical step in advancing modern power electronics. Owing to its wide bandgap, high thermal conductivity, and high electric field, 4H-SiC has emerged as a key material for devices operating under severe conditions of high current, voltage, and temperature. Despite these advantages, the extensive deployment of SiC MOSFETs is hindered by unresolved challenges related to the oxide/semiconductor interface. In addition, crystallographic defects propagating through the epitaxial layers can give rise to unwanted current conduction mechanisms that compromise MOSFET functionality. These issues directly affect channel mobility, threshold voltage stability, leakage current behaviour, and ultimately device reliability. The doctoral research presented in this work addresses these two central aspects by integrating nanoscale and electrical characterisation with advanced analytical modelling, in order to elucidating the mechanisms that limit device performance and identifying strategies for process optimisation. Nanoscale analysis of the channel and body regions of SiC MOSFETs was performed using scanning probe techniques, including Scanning Capacitance Microscopy (SCM), Scanning Spreading Resistance Microscopy (SSRM), and Scanning Microwave Impedance Microscopy (sMIM). These complementary methods enabled the determination of local doping distributions, active channel extension, and dielectric thickness, thereby providing a direct comparison with design specifications. The combined application of SCM, SSRM, and sMIM enabled accurate mapping of the p-body doping profile and the effective dimensions of the channel region. Importantly, nitrogen annealing was found to modify the structural parameters of the channel in proximity to the oxide interface, thereby demonstrating that nanoscale variations in geometry and dopant distribution exert a direct influence on macroscopic conduction. In addition, this study examined the impact of extended crystallographic defects, with special attention to “carrot-like” inclusions associated with local polytype conversion from 4H-SiC to 3C-SiC. A combination of electrical characterisation, µ-photoluminescence, µ-Raman spectroscopy, and nanoscale scanning-probe mapping demonstrated that such defects, when intersecting the active device region, strongly affect body diode conduction. Specifically, the defective areas exhibited band-gap narrowing, accompanied by marked variations in local surface potential and deviations in body conduction with respect to reference MOSFETs. These changes resulted in increased leakage currents, enhanced carrier recombination, and higher series resistance at elevated current densities, while the breakdown capability remained unaffected. These results provide direct evidence that carrot-like defects, although not catastrophic with respect to breakdown, introduce significant penalties in terms of efficiency and reliability, particularly under repetitive switching conditions where increased leakage translates into higher power dissipation. Macroscopic electrical characterization was carried out in the second part of the thesis to determine the influence of interface traps at the SiO2/SiC boundary, which continue to represent a critical issue for both channel mobility and threshold voltage stability. To quantify these effects, an original analytical framework denoted as the Z-Model, was developed in MATLAB. Unlike conventional approaches, which often assume ideal electrostatics conditions (calculations without traps), the Z-Model explicitly recalculates the surface potential distribution in the presence of interface traps, thereby allowing a more accurate reconstruction of their energetic position within the bandgap and their influence on capacitance-voltage (C-V) curves behaviour. In particular, this methodology was first validated on MOS capacitors, corroborated by TCAD Sentaurus simulations, and subsequently applied to lateral MOSFETs fabricated in-house and subjected to post-deposition annealing (PDA) in nitric oxide. Experimental C-V measurements on the MOSFET channel were carried out to assess the effectiveness of PDA in reducing interface traps. The results revealed that interface trap densities exhibit an exponential increase near the band edges, with a marked reduction achieved through PDA treatments. Thanks to the novel model introduced in this thesis, the experimental C-V distortions observed for different annealing durations were accurately reproduced and correlated with specific defect species, including carbon clusters, oxygen vacancies, and nitrogen-related complexes. Overall, PDA was found to effectively suppress interface traps, thereby improving channel conduction properties and decreasing threshold voltage instability. The beneficial impact, however, tends to saturate with extended annealing times, while excessive nitrogen incorporation may induce additional defect states. Nevertheless, these residual defects did not compromise device performance within the investigated operating conditions, underscoring the importance of optimised annealing method for the reliable and efficient operation of SiC MOSFETs. In combination, the thesis provides a comprehensive perspective on the two main reliability bottlenecks of SiC MOSFETs. On the one hand, the definition of the active region, particularly the channel dimensions and semiconductor doping, combined with structural imperfections such as carrot-like inclusions leads to local perturbations that influence channel conduction, leakage currents, and body diode behaviour, while leaving the breakdown voltage essentially unaffected. On the other hand, interface traps remain a primary limitation for both channel mobility and threshold voltage stability, with nitrogen annealing representing an effective, though not unlimited, passivation strategy. By integrating nanoscale experimental evidence with analytical modelling and electrical measurements, this work offers a comprehensive framework for channel characterisation, which is a central factor in determining the performance and reliability of SiC MOSFETs. The findings not only elucidate the interplay between material defects and electrical behaviour but also identify optimal processing windows that balance mobility enhancement with trap suppression. Beyond their immediate implications for MOSFETs, the approaches developed in this work may be extended to other wide-bandgap devices facing similar challenges at the oxide/semiconductor interface, and they provide a solid foundation for the continued optimisation of next-generation SiC power electronics.

Lo sviluppo di MOSFET di potenza ad alte prestazioni in carburo di silicio (SiC) rappresenta un passo fondamentale per l'avanzamento della moderna elettronica di potenza. Grazie all'ampio bandgap, all'elevata conducibilità termica e all'alto campo elettrico, il 4H-SiC è emerso come materiale chiave per dispositivi operanti in condizioni severe di corrente, tensione e temperatura elevate. Nonostante questi vantaggi, l'impiego estensivo dei MOSFET in SiC è ostacolato da sfide irrisolte relative all'interfaccia ossido/semiconduttore. Inoltre, i difetti cristallografici che si propagano attraverso gli strati epitassiali possono dare origine a meccanismi indesiderati di conduzione di corrente che compromettono la funzionalità del MOSFET. Tali problematiche influenzano direttamente la mobilità di canale, la stabilità della tensione di soglia, il comportamento della corrente di leakage e, in ultima analisi, l'affidabilità del dispositivo. La ricerca di dottorato presentata in questo lavoro affronta questi due aspetti centrali integrando la caratterizzazione su scala nanometrica ed elettrica con una modellizzazione analitica avanzata, al fine di chiarire i meccanismi che limitano le prestazioni del dispositivo e identificare strategie per l'ottimizzazione del processo. L'analisi su scala nanometrica delle regioni di canale e di body dei MOSFET in SiC è stata eseguita utilizzando tecniche a sonda a scansione, tra cui la microscopia a capacità a scansione (SCM), la microscopia a resistenza diffusa a scansione (SSRM) e la microscopia a impedenza a microonde a scansione (sMIM). Questi metodi complementari hanno permesso di determinare le distribuzioni locali di drogaggio, l'estensione del canale attivo e lo spessore del dielettrico, fornendo così un confronto diretto con le specifiche di progetto. L'applicazione combinata di SCM, SSRM e sMIM ha consentito una mappatura accurata del profilo di drogaggio del p-body e delle dimensioni effettive della regione di canale. È importante notare che è stato riscontrato come l'annealing in azoto modifichi i parametri strutturali del canale in prossimità dell'interfaccia con l'ossido, dimostrando così che le variazioni su scala nanometrica nella geometria e nella distribuzione dei dopanti esercitano un'influenza diretta sulla conduzione macroscopica. Inoltre, questo studio ha esaminato l'impatto dei difetti cristallografici estesi, con particolare attenzione alle inclusioni "a carota" (carrot-like) associate alla conversione locale del politipo da 4H-SiC a 3C-SiC. Una combinazione di caratterizzazione elettrica, µ-fotoluminescenza, spettroscopia µ-Raman e mappatura a sonda a scansione su scala nanometrica ha dimostrato che tali difetti, quando intersecano la regione attiva del dispositivo, influenzano fortemente la conduzione del diodo di body. Nello specifico, le aree difettose hanno mostrato un restringimento del bandgap, accompagnato da marcate variazioni del potenziale superficiale locale e deviazioni nella conduzione del body rispetto ai MOSFET di riferimento. Tali cambiamenti hanno comportato un aumento delle correnti di leakage, una maggiore ricombinazione dei portatori e una più elevata resistenza in serie ad alte densità di corrente, mentre la capacità di breakdown è rimasta inalterata. Questi risultati forniscono la prova diretta che i difetti “carrot-like”, sebbene non catastrofici rispetto al breakdown, introducono penalità significative in termini di efficienza e affidabilità, in particolare in condizioni di commutazione ripetitiva dove l'aumento del leakage si traduce in una maggiore dissipazione di potenza. Nella seconda parte della tesi è stata effettuata una caratterizzazione elettrica macroscopica per determinare l'influenza delle trappole di interfaccia al confine SiO2/SiC, che continuano a rappresentare una criticità sia per la mobilità di canale che per la stabilità della tensione di soglia. Per quantificare questi effetti, è stato sviluppato in MATLAB un framework analitico originale denominato Z-Model. A differenza degli approcci convenzionali, che spesso assumono condizioni elettrostatiche ideali (calcoli senza trappole), lo Z-Model ricalcola esplicitamente la distribuzione del potenziale superficiale in presenza di trappole di interfaccia, consentendo così una ricostruzione più accurata della loro posizione energetica all'interno del bandgap e della loro influenza sul comportamento delle curve capacità-tensione (C-V). In particolare, questa metodologia è stata prima validata su condensatori MOS, corroborata da simulazioni TCAD Sentaurus, e successivamente applicata a MOSFET laterali fabbricati in-house e sottoposti a post-deposition annealing (PDA) in ossido nitrico. Sono state effettuate misure sperimentali C-V sul canale del MOSFET per valutare l'efficacia del PDA nel ridurre le trappole di interfaccia. I risultati hanno rivelato che le densità delle trappole di interfaccia mostrano un aumento esponenziale vicino ai bordi di banda, con una marcata riduzione ottenuta attraverso i trattamenti PDA. Grazie al nuovo modello introdotto in questa tesi, le distorsioni C-V sperimentali osservate per diverse durate di annealing sono state riprodotte accuratamente e correlate con specifiche specie di difetti, tra cui cluster di carbonio, vacanze di ossigeno e complessi legati all'azoto. Complessivamente, è emerso che il PDA sopprime efficacemente le trappole di interfaccia, migliorando così le proprietà di conduzione del canale e diminuendo l'instabilità della tensione di soglia. L'impatto benefico, tuttavia, tende a saturare con tempi di annealing prolungati, mentre un'eccessiva incorporazione di azoto può indurre stati di difetto aggiuntivi. Tuttavia, questi difetti residui non hanno compromesso le prestazioni del dispositivo nelle condizioni operative indagate, sottolineando l'importanza di un metodo di annealing ottimizzato per il funzionamento affidabile ed efficiente dei MOSFET in SiC. In sintesi, la tesi fornisce una prospettiva completa sui due principali colli di bottiglia per l'affidabilità dei MOSFET in SiC. Da un lato, la definizione della regione attiva, in particolare le dimensioni del canale e il drogaggio del semiconduttore, combinata con imperfezioni strutturali come le inclusioni “carrot-like”, porta a perturbazioni locali che influenzano la conduzione di canale, le correnti di leakage e il comportamento del diodo di body, lasciando sostanzialmente inalterata la tensione di breakdown. Dall'altro lato, le trappole di interfaccia rimangono una limitazione primaria sia per la mobilità di canale che per la stabilità della tensione di soglia, con l'annealing in azoto che rappresenta una strategia di passivazione efficace, sebbene non illimitata. Integrando evidenze sperimentali su scala nanometrica con modellizzazione analitica e misure elettriche, questo lavoro offre un quadro completo per la caratterizzazione del canale, fattore centrale nel determinare le prestazioni e l'affidabilità dei MOSFET in SiC. I risultati non solo chiariscono l'interazione tra difetti del materiale e comportamento elettrico, ma identificano anche finestre di processo ottimali che bilanciano il miglioramento della mobilità con la soppressione delle trappole. Al di là delle loro implicazioni immediate per i MOSFET, gli approcci sviluppati in questo lavoro possono essere estesi ad altri dispositivi a banda proibita larga (wide-bandgap) che affrontano sfide simili all'interfaccia ossido/semiconduttore, e forniscono una solida base per la continua ottimizzazione dell'elettronica di potenza in SiC di prossima generazione.