Design automation and optimization for post-Moore computing architectures: hardware accelerators and quantum computer [Automazione della progettazione e ottimizzazione per architetture di calcolo post‑Moore: acceleratori hardware e computer quantistici]

The relentless scaling of transistor density, once epitomized by Moore’s Law and enabled by Dennard scaling, has plateaued over the past two decades, ushering in profound shifts in computer architecture. The resulting “power wall” and “dark silicon” phenomena have propelled the field away from homogeneous, frequency-scaled CPUs toward heterogeneous Systems-on-Chip (SoCs) that integrate domain-specific accelerators (DSAs) and, increasingly, novel paradigms such as quantum and neuromorphic computing. Simultaneously, the explosive growth of deep learning (DL) and artificial intelligence (AI) models, characterized by dramatic increases in parameter counts, computational demand, and energy consumption, has amplified the urgency for efficient hardware specialization and optimization across both data center and edge environments. Quantum computing, though still nascent, is emerging as a specialized accelerator with unique constraints and opportunities, further complicating the hardware–software co-design landscape. This thesis addresses the converging challenges of modern heterogeneous architectures by developing new methods in design space exploration (DSE), mapping, scheduling, and cross-layer optimization for both AI accelerators and quantum systems. Key contributions include: (i) a mathematical programming-based mapper for efficient deployment of tensor workloads on spatial architectures; (ii) a genetic algorithm-powered DSE framework for optimizing multi-accelerator systems and multi-DNN workloads; (iii) reinforcement learning and data-driven techniques for online scheduling and dataflow optimization in multi-tenant AI inference and graph neural network accelerators; and (iv) novel approaches to qubit mapping and routing in modular quantum architectures, minimizing communication and resource contention. The methodologies presented here contribute to automated, scalable, and energy-efficient co-design of next-generation computing platforms.

La crescita incessante della densità dei transistor, resa possibile dallo scaling di Dennard e osservata da Moore, si è stabilizzata negli ultimi due decenni, portando a profondi cambiamenti nell’architettura dei computer. I fenomeni conseguenti, noti come “power wall” e “dark silicon”, hanno spinto il settore lontano dalle CPU omogenee scalate in frequenza verso Sistemi su Chip (SoC) eterogenei che integrano acceleratori specifici per dominio (DSA) e, sempre più spesso, verso nuovi paradigmi come il calcolo quantistico e neuromorfico. Parallelamente, l’esplosiva crescita dei modelli di deep learning (DL) e intelligenza artificiale (AI)—caratterizzata da drastici aumenti nei parametri, nella domanda computazionale e nel consumo energetico—ha amplificato l’urgenza di una specializzazione e ottimizzazione hardware efficiente sia nei data center che negli ambienti edge. Il calcolo quantistico, sebbene ancora agli inizi, sta emergendo come acceleratore specializzato con vincoli e opportunità unici, complicando ulteriormente il panorama della co-progettazione hardware–software. Questa tesi affronta le sfide convergenti delle moderne architetture eterogenee sviluppando nuovi metodi per l’esplorazione dello spazio di progetto (DSE), il mapping, la schedulazione e l’ottimizzazione cross-layer sia per acceleratori AI che per sistemi quantistici. I contributi principali includono: (i) un sistema di mapping basato su programmazione matematica per il deployment efficiente di workload tensoriali su architetture spaziali; (ii) un framework DSE alimentato da algoritmi genetici per l’ottimizzazione di sistemi multi-acceleratore e workload multi-DNN; (iii) tecniche basate su reinforcement learning e dati per la schedulazione online e l’ottimizzazione del dataflow in acceleratori AI multi-tenant e di graph neural network; e (iv) approcci innovativi per il mapping e il routing dei qubit in architetture quantistiche modulari, minimizzando la comunicazione e la contesa delle risorse. Le metodologie presentate contribuiscono alla co-progettazione automatizzata, scalabile ed energeticamente efficiente delle piattaforme di calcolo di nuova generazione.