Energy-efficient scaling-compatible amplifiers for next-generation A/D Converters

Analog-to-digital converters (ADCs) are an essential part of every signal chain. Batterypowered IoT and wireless applications push ADC requirements toward higher bandwidth (tens to hundreds of MHz) and better power efficiency (<10 fJ/conversion−step), while technology scaling imposes low supply voltages, which challenge traditional analog tzchniques. A promising approach to address these challenges is the adoption of hybrid ADC architectures, such as noise-shaping SAR and pipeline-SAR converters, built upon and co-designed with low-power dynamic amplifiers. Among these, the Floating-Inverter Amplifier (FIA) stands out as one of the most promising solutions thanks to its excellent energy efficiency and scalability. Due to its high gain and simple structure, the FIA represents an ideal candidate as a building block for advanced amplifier topologies. This thesis provides new analytical insights into dynamic amplifiers and introduces three novel FIA-based topologies: • The Ratio-Based Floating Inverter Amplifier (RBFIA), an open-loop structure with improved PVT robustness compared to the standard FIA. In the RBFIA, the gain is set by the ratio of easily controllable elements. • The Current-Feedback Ratio-Based FIA (CFRBFIA), an evolution of the RBFIA that enables higher bandwidth through the use of minimum channel-length transistors. The CFRBFIA introduces a feedback that suppresses the impact of the low intrinsic gain devices by putting their output impedance to virtual ground. • The 3×-Cascode FIA, a closed-loop amplifier that achieves high gain through cascoding. The stacking of many transistors (six devices total) is possible despite low supply voltage (≈ 1 V) thanks to the proposed virtual supply extension technique. This approach employs capacitors pre-charged to the supply voltage during the reset phase to introduce voltage shifts, extending the effective voltage range. The high gain achieved through cascoding enables the use of a single-stage amplifier, relaxing the conventional trade-off between stability and bandwidth of multi-stage amplifiers, as no secondary high-impedance nodes are present. The proposed concepts are validated through simulations and measurements in a 28-nm CMOS technology. A prototype Noise-Shaping SAR ADC is presented as a demonstrator for the proposed techniques, showcasing the potential of combining architectural (a novel loop filter architecture based on the use of a multi-input amplifier and comparator) and circuit-level (the RBFIA topology) innovations. The prototype achieves 12.3 ENOB in a 20-MHz bandwidth with a Schreier FoM of 177 dB, nearly 4 dB better than comparable designs, while maintaining robust PVT performance without calibration.

I convertitori analogico-digitali (ADC) costituiscono un elemento essenziale di ogni catena di elaborazione del segnale. Le applicazioni IoT alimentate a batteria e i sistemi wireless richiedono ADC caratterizzati da una larghezza di banda sempre maggiore (da decine a centinaia di MHz) e da una migliore efficienza energetica (<10 fJ per bit), mentre la continua miniaturizzazione delle tecnologie impone tensioni di alimentazione ridotte, mettendo in difficoltà le tecniche analogiche tradizionali. Un approccio promettente per affrontare queste sfide consiste nell’adozione di architetture ADC ibride, come i convertitori noise-shaping SAR e pipeline-SAR, sviluppati e co-progettati insieme ad amplificatori dinamici a basso consumo. Tra questi, il Floating-Inverter Amplifier (FIA) si distingue come una delle soluzioni più promettenti grazie all'ottima efficienza energetica e scalabilità. Grazie al suo elevato guadagno e alla struttura semplice, il FIA rappresenta inoltre un candidato ideale come blocco di base per topologie di amplificatori avanzate. Questa tesi fornisce nuovi contributi analitici alla comprensione degli amplificatori dinamici e introduce tre nuove topologie basate sul FIA: • Il Ratio-Based Floating Inverter Amplifier (RBFIA), una struttura ad anello aperto caratterizzata da una maggiore robustezza alle variazioni di processo, voltaggio e temperatura (PVT) rispetto al FIA convenzionale. Nell’RBFIA il guadagno è determinato dal rapporto tra elementi facilmente controllabili. • Il Current-Feedback Ratio-Based FIA (CFRBFIA), un’evoluzione dell’RBFIA che consente di ottenere una maggiore banda mediante l’impiego di transistor a lunghezza di canale minima. Il CFRBFIA introduce una retroazione che riduce l’impatto dei dispositivi a basso guadagno intrinseco portando la loro impedenza di uscita a una massa virtuale. • Il 3×-Cascode FIA, un amplificatore ad anello chiuso che raggiunge elevati valori di guadagno attraverso dispositivi cascode. Lo stacking di numerosi transistor (sei dispositivi complessivi) risulta possibile nonostante la bassa tensione di alimentazione (≈1 V) grazie alla tecnica proposta di estensione virtuale dell’alimentazione. Questo approccio utilizza condensatori precaricati alla tensione di alimentazione durante la fase di reset per introdurre opportuni shift di tensione, estendendo il range di tensione effettivamente disponibile. L’elevato guadagno ottenuto mediante il cascoding consente l’impiego di un amplificatore a singolo stadio, mitigando il tradizionale trade-off tra stabilità e larghezza di banda tipico degli amplificatori multistadio, poiché non sono presenti nodi secondari ad alta impedenza. I concetti proposti sono stati validati mediante simulazioni e misure sperimentali in tecnologia CMOS a 28 nm. Come dimostratore delle tecniche sviluppate viene presentato un prototipo di ADC Noise-Shaping SAR, che evidenzia il potenziale della combinazione tra innovazioni architetturali (una nuova architettura del filtro d’anello basata sull’impiego di un amplificatore e di un comparatore multi-ingresso) e innovazioni circuitali (la topologia RBFIA). Il prototipo raggiunge una risoluzione effettiva di 12,3 ENOB su una banda di 20 MHz con uno Schreier FoM pari a 177 dB, quasi 4 dB migliore rispetto a progetti comparabili, mantenendo al contempo la robustezza alle variazioni PVT senza necessità di calibrazione.