One Time Programmable Anti-fuse Memory Based on Ultra-thin Oxide Breakdown : From Experiments to Test-chip Design

The thesis presents the phases of industrial realization of a One Time Programmable memory starting from the study of the oxides, used as memory elements, up to the realization of the electronic circuit. The theory behind the oxide breakdown phenomenon, through which the data is written in the memory cell, is presented and supported by the results obtained in the laboratory. The purpose of these experiments is to define the project specifications in view of the circuit design. After have analyzed the data and have obtained these specifications, the circuit is designed and simulated in all conditions, varying temperatures, production processes, etc. Given the correct operation, I proceeded with the layout and manufacture of a first test-chip, whose goal is to test the circuit in the laboratory where parasites (such as connections, real generators, etc.) can influence its behavior. The test-chip proved to be not only functional, but accurate and robust. Therefore, at an industrial level, it was worthy to proceeded to design secondary circuits that make the chip more complete and similar to a final product. The second test chip will be expected in March 2022.

La tesi di dottorato presenta le fasi di realizzazione industriale di una memoria One Time Programmable partendo dallo studio degli ossidi, utilizzati come elementi di memoria, fino alla realizzazione del circuito elettronico. La teoria alla base del fenomeno della degradazione dell'ossido, attraverso la quale i dati vengono scritti nella cella di memoria, è presentata e supportata dai risultati ottenuti in laboratorio. Lo scopo di questi esperimenti è definire le specifiche di progetto in vista della progettazione del circuito. Dopo l'analisi dei dati e l'ottenimento di queste specifiche, il circuito viene progettato e simulato in tutte le condizioni, temperature variabili, processi produttivi, ecc. Visto il corretto funzionamento, si è proceduto con il layout e la fabbricazione di un primo test-chip, il cui obiettivo è quello di testare il circuito in laboratorio dove i parassiti (come connessioni, generatori reali, ecc.) possono influenzare il suo comportamento. Il test-chip si è dimostrato non solo funzionale, ma accurato e robusto. Pertanto, a livello industriale, si è proceduto alla progettazione di circuiti secondari che rendessero il chip più completo e simile ad un prodotto finale. Il secondo chip di prova sarà atteso nel marzo 2022.