ESD and Ionizing Radiation Effects on Ultrathin Body SOI and Multiple Gate Technologies

Questa tesi si focalizza sullo studio della robustezza alla scariche elettrostatiche (ElectroStatic Discharge ESD) e della sensibilità a radiazioni ionizzanti delle tecnologie UltraThin Body (UTB) Silicon On Insulator (SOI) e multi gate FinFET, candidate a sostituire il MOSFET convenzionale bulk a partire dal nodo tecnologico dei 22 nm. Entrambe le tecnologie presentano un ridotto volume di silicio disponibile a dissipare la corrente indotta da un evento ESD. Pertanto, la robustezza ESD di tali tecnologie deve essere analizzata in dettaglio. D'altro canto, queste tecnologie, assieme a quella convenzionale bulk, potranno essere utilizzate anche per la fabbricazione di componenti Commercial-Off-The-Shelf (COTS) per applicazioni spaziali, che richiedono un’analisi accurata degli effetti indotti da radiazioni. Robustezza ESD L’analisi delle prestazioni ESD è stata condotta su strutture (MOSFET e diodi) implementate nelle tecnologie UTB SOI, SOI FinFET e bulk FinFET. Sono state trovate complesse dipendenze dalla geometria dei dispositivi e dal processo utilizzato. Robustezza ESD della tecnologia UTB SOI Per quanto riguarda la tecnologia UTB SOI, è stata proposto un nuovo metodo di analisi basato sulle caratteristiche elettriche DC al fine di individuare quali meccanismi di guasto si verificano (ad esempio, rottura dell’ossido di gate o filamento tra i terminali di source e drain). Si è trovato che MOSFET di tipo N stressati in configurazione grounded gate (in cui l’ESD viene scaricata dal BJT parassita) mostrano una moderata robustezza a ESD (fino a 1 mA/μm) quando utilizzati come local clamp. Inoltre, si è dimostrato che lo strain, utilizzato per aumentare la mobilità dei portatori, aumenta la robustezza ESD e ha un impatto sui meccanismi di guasto. Robustezza ESD della tecnologia FinFET Per quanto riguarda la tecnologia FinFET, dispositivi NMOS in configurazione grounded gate mostrano ad alti livelli di iniezione un guasto dovuto ad una non uniforme distribuzione di corrente, che può essere migliorata aumentando la lunghezza di gate o utilizzando tecniche di ballasting (ad esempio, silicide blocking). Tuttavia, si è visto che la capacità di voltage clamping è fortemente limitata dalla rottura dell’ossido di gate per dispositivi con elevate lunghezze di gate. FinFET con fin stretto, specialmente quelli realizzati in tecnologia bulk, mostrano una migliore dissipazione del calore sviluppato durante un evento ESD, ma allo stesso tempo, a causa dello spazio esistente tra un fin e l’altro, mostrano un’efficienza di layout ridotta rispetto ai dispostivi con fin largo. Si è inoltre dimostrato che l’utilizzo della crescita epitassiale selettiva del silicio (Selective Epitaxial Growth SEG), lo strain e il silicide blocking possono aumentare la robustezza ESD nei dispositivi FinFET. Da un punto di vista RF, dispositivi SOI FinFET con fin stretti presentano una figura di merito ESD-RF degradata rispetto ai dispositivi con fin largo, a causa di una grande capacità di overhead. Pertanto, i dispositivi con fin largo sono preferibili quando utilizzati come strutture di protezione a ESD per applicazioni RF. Per quanto riguarda invece la tecnologia bulk FinFET, il landing pad dei dispositivi con fin stretto è parzialmente utilizzato durante la conduzione di corrente ESD, tuttavia, la capacità di giunzione del landing pad contribuisce alla capacità parassita totale. Pertanto, sebbene i dispositivi con fin stretto mostrino una maggiore robustezza ESD intrinseca, le prestazioni ESD-RF sono simili sia per dispositivi con fin stretto cheper quelli con fin largo e sono comparabili con le migliori prestazioni ESD-RF dei SOI FinFET. Effetti indotti da ioni pesanti Gli effetti da microdose indotti da ioni pensati sono stati studiati per MOSFET realizzati nelle tecnologie UTB SOI e SOI FinFET. La degradazione delle caratteristiche elettriche DC dipende pesantemente sia dalla geometria del dispositivo che dal processo utilizzato. Effetti da microdose in dispositivi UTB SOI Sono stati osservati interessanti cambiamenti immediatamente dopo irraggiamento e durante stress elettrici in tali dispositivi utilizzanti anche tecniche strain: mancanza di rottura del’ossido di gate anticipata a causa dello spessore molto ridotto (solo 1.5 nm SiON) e dipendenza delle cinetiche di degradazione dallo strain utilizzato. Effetti da microdose in dispositivi SOI FinFET Gli effetti permanenti indotti da ioni pesanti sulle caratteristiche elettriche di SOI FinFET con ossido di gate ad alta costante dielettrica (high-k) dipendono pesantemente dagli effetti di microdose nell’ossido sepolto, dalla rottura dell’ossido di gate, e dalla generazione di stati trappola all’interfaccia ossido di gate/silicio. Contrariamente ai risultati ottenuti in esperimenti di Single Event Gate Rupture (SEGR) di solito eseguiti su grandi condensatori anche con ossidi high-k, dispositivi multiple gate mostrano soft breakdown e una considerevole variazione delle caratteristiche elettriche. Ioni pesanti posso indurre difetti nei dispositivi FinFET con un ampio spread statistico. La distribuzione della variazione di tensione di soglia e dell’inverso della corrente di perdita dell’ossido di gate seguono la distribuzione di Weibull. Tuttavia, si è dimostrato che il reciproco della corrente di perdita non segue la cosiddetta Poisson area scaling. Un nuovo modello statistico è stato sviluppato, trovando che una maggiore generazione di difetti si verifica negli ossidi di gate verticali rispetto a quello orizzontale e che la traccia dello ione utile a creare difetti nell’ossido di gate è di circa 30 nm. Pertanto, un ulteriore scaling dei dispositivi multi gate può portare a drammatiche conseguenze per applicazioni spaziali poiché la traccia dello ione può risultare più grande del dispositivo stesso. Infine, si è valutata anche l’affidabilità di tali dispositivi mediante stress di vita accelerati ad alti campi elettrici e si è trovato una riduzione del tempo al breakdown nei dispositivi irraggiati. Dose enhancement in MOSFET planari bulk Per quanto riguarda i MOSFET planari bulk si è studiato l’impatto della presenza della prima metal di interconnessione in prossimità dell’area attiva del dispositivo. Si è dimostrato che la sensibilità a raggi X dipende fortemente dalla posizione della metal di interconnessione, specialmente se fatta in rame, rispetto all’ossido di isolamento laterale (Shallow Trench Isolation STI) e agli LDD spacers. In conclusione, la sensibilità a ESD non è un fattore di ritardo per l’introduzione nel mercato delle tecnologie UTB SOI e FinFET. Invece, per quanto riguarda la tecnologia multi gate FinFET, gli effetti da microdose indotti da ioni pesanti rappresentano un serio problema, mentre non lo è per la tecnologia UTB SOI. Infine, gli effetti indotti da dose enhancement in MOSFET convenzionali submicrometrici devono essere attentamente monitorati quando sono usate facility a raggi X per eseguire test di dose totale.