Analysis and Design of Injection-Locked Building Blocks for RF Frequency Generation in Ultra-Scaled CMOS Technologies

Questa tesi descrive l’analisi e la progettazione di blocchi circuitali per la generazione di segnali a radio frequenza in tecnologie CMOS ultrascalate, basati sul meccanismo dell’ “injection locking”. All’intenro della tesi il meccanismo di injection locking viene analizzato ed utilizzato sia nella sua variante di “sub-harmonic injection locking”, sia nella variante di super-harmonic injection locking”. Nel primo caso il meccanismo di sub-harmonic injection locking viene applicato ad un oscillatore LC per generare le portanti “fast-hopping”della banda #6 dello standard UWB WiMedia (i.e. da 15.3 GHz a 17.4 GHz). Il lavoro ´e stato accompagnato da uno studio teorico della risposta dell’oscillatore LC in presenza di un segnale di sincronizzazione multitono e dallo studio del transitorio di hopping. I risultati delle misure effetuate su un prototipo realizzato in un processo CMOS a 90 nm hanno dimostrato la fattibilita' della soluzione proposta, candidandola come la migliore soluzione, fra quelle presenti allo stato dell’arte, in termini di consumi di potenza e area. In meccanismo di super-harmonic injection locking e' stato invece applicato ad un ring oscillator per realizzare in forma estremamente compatta una nuova topologia di divisori di frequenza a larghissima banda e basso consumo di potenza. Un primo test chip contenente un divisore per 2 e' stato realizzato in un processo CMOS a 65 nm per dimostrare la fattibilita' della topologia proposta. Le misure hanno evidenziato un locking range da 2 a 16 GHz, ottenuto con i pi´u bassi consumi di potenza (2 mW) e area (130 μm^2) fra quelli dello stato dell’arte. In seguito la stessa topologia di divisore e' stata estesa per realizzare un divisore per 4. Il divisore e' stato implementato in un processo CMOS a 65 nm, assime ad un VCO LC operante a 8 volte il range di frequenze GSM, per generare in forma compatta e a basso consumo di potenza un oscillatore locale conforme allo standard GSM. La figura di merito del sistema oscillatore + divisore risulta comparabile con quelle dello stato dell’arte, nonostante il consumo di potenza addizionale dovuto al divisore, ma con un consumo di area, pari 0.06 mm^2, sensibilmente inferiore.