Questa tesi di dottorato propone l'analisi e la progettazione di due circuiti integrati a radio-frequenza. Nella prima parte del lavoro viene sviluppato il front-end di un ricevitore wireless a basso consumo di potenza per Wireless Sensor Networks. Il circuito, che comprende un amplificatore a basso rumore, oscillatori locali e mixer, costituisce un sistema di ricezione completo implementato in un singolo stadio per ridurre il consumo di potenza. L'architettura proposta, basata sulla tecnica del riutilizzo della corrente di polarizzazione, viene motivata e descritta in dettaglio; segue un'accurata analisi tempo-variante dell'architettura per l'ottimizzazione del circuito proposto; il ricevitore a 2.4GHz è stato infine realizzato con una tecnologia CMOS digitale a 90nm con top metal ottimizzato per la realizzazione di induttori integrati con alto fattore di qualità. Le misure effettute sui campioni confermano la correttezza della nostra analisi e la validità dell'architettura proposta. Nella seconda parte di questa tesi di dottorato viene sviluppato un upconverter per un Frequency-Modulated Continuous-Wave radar in banda X. L'obiettivo del progetto è quello di realizzare un upconverter a banda larga, con uno spettro in uscita libero da toni spuri e con minimo phase noise. L'architettura proposta comprende due mixer con relative interfacce in banda base, un amplificatore a radiofrequenza e tutta la circuiteria per la generazione dei segnali in quadratura per pilotare i mixer a partire da un oscillatore locale esterno di riferimento. Vengono analizzati vari meccanismi di generazione di toni spuri all'uscita, con particolare enfasi sui problemi legati alla reiezione dell'immagine, ai mismatches ed alle nonlinearità generate nell'interfaccia in banda base. Due versioni del modulatore sono state progettate e confrontate: a) una versione realizzata in una tecnologia CMOS a 65nm digitale basata su un mixer passivo a corrente di polarizzazione nulla per minimizzare la generazione di rumore flicker e b) una versione realizzata in una tecnologia bipolare SiGe:C a 0.35μm basata su un mixer di Gilbert attivo

Analysis and design of CMOS and bipolar SiGe:C integrated circuits for low power RF receivers and radar applications

CAMPONESCHI, MATTEO
2010

Abstract

Questa tesi di dottorato propone l'analisi e la progettazione di due circuiti integrati a radio-frequenza. Nella prima parte del lavoro viene sviluppato il front-end di un ricevitore wireless a basso consumo di potenza per Wireless Sensor Networks. Il circuito, che comprende un amplificatore a basso rumore, oscillatori locali e mixer, costituisce un sistema di ricezione completo implementato in un singolo stadio per ridurre il consumo di potenza. L'architettura proposta, basata sulla tecnica del riutilizzo della corrente di polarizzazione, viene motivata e descritta in dettaglio; segue un'accurata analisi tempo-variante dell'architettura per l'ottimizzazione del circuito proposto; il ricevitore a 2.4GHz è stato infine realizzato con una tecnologia CMOS digitale a 90nm con top metal ottimizzato per la realizzazione di induttori integrati con alto fattore di qualità. Le misure effettute sui campioni confermano la correttezza della nostra analisi e la validità dell'architettura proposta. Nella seconda parte di questa tesi di dottorato viene sviluppato un upconverter per un Frequency-Modulated Continuous-Wave radar in banda X. L'obiettivo del progetto è quello di realizzare un upconverter a banda larga, con uno spettro in uscita libero da toni spuri e con minimo phase noise. L'architettura proposta comprende due mixer con relative interfacce in banda base, un amplificatore a radiofrequenza e tutta la circuiteria per la generazione dei segnali in quadratura per pilotare i mixer a partire da un oscillatore locale esterno di riferimento. Vengono analizzati vari meccanismi di generazione di toni spuri all'uscita, con particolare enfasi sui problemi legati alla reiezione dell'immagine, ai mismatches ed alle nonlinearità generate nell'interfaccia in banda base. Due versioni del modulatore sono state progettate e confrontate: a) una versione realizzata in una tecnologia CMOS a 65nm digitale basata su un mixer passivo a corrente di polarizzazione nulla per minimizzare la generazione di rumore flicker e b) una versione realizzata in una tecnologia bipolare SiGe:C a 0.35μm basata su un mixer di Gilbert attivo
27-gen-2010
Inglese
Radio-Frequency, wireless receiver, front-end, low-power, FMCW, Frequency-Modulated Continuous-Wave, Radar, integrated circuit, CMOS, SiGe
Università degli studi di Padova
File in questo prodotto:
File Dimensione Formato  
phd-thesis.pdf

accesso aperto

Dimensione 5.96 MB
Formato Adobe PDF
5.96 MB Adobe PDF Visualizza/Apri

I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14242/118369
Il codice NBN di questa tesi è URN:NBN:IT:UNIPD-118369