Network-on-Chip -based Multi-Processor System-on-Chip: Towards Mixed-Criticality System Certification

AVRAMENKO, SERHIY
2019

23-set-2019
Inglese
Multi-Processor System-on-Chip; Network-on-Chip; mixed criticality; time isolation; avionics; space; SEU
VIOLANTE, MASSIMO
Politecnico di Torino
161
File in questo prodotto:
File Dimensione Formato  
conv_noc_mpsoc_mcs.pdf

accesso aperto

Dimensione 1.54 MB
Formato Adobe PDF
1.54 MB Adobe PDF Visualizza/Apri
noc_mpsoc_mcs_abstract.pdf

accesso aperto

Dimensione 411.56 kB
Formato Adobe PDF
411.56 kB Adobe PDF Visualizza/Apri

I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14242/125394
Il codice NBN di questa tesi è URN:NBN:IT:POLITO-125394