UNITesi

Performance Optimization of Memory Intensive Applications on FPGA Accelerator

ARIF, ARSLAN
2019
665. INGEGNERIA ELETTRICA
28-feb-2019
Inglese
High level Synthesis; Field programmable gate array (FPGA); Memory optimisation; Computer vision; Machine learning; OpenCL; Custom data cache tuning
LAVAGNO, Luciano
Politecnico di Torino
101
Politecnico di Torino
File in questo prodotto:
File Dimensione Formato  
conv_thesis.pdf

accesso aperto

Dimensione 5.65 MB
Formato Adobe PDF
Visualizza/Apri
5.65 MB Adobe PDF Visualizza/Apri
conv_abstract.pdf

accesso aperto

Dimensione 656.74 kB
Formato Adobe PDF
Visualizza/Apri
656.74 kB Adobe PDF Visualizza/Apri

I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14242/167871
Il codice NBN di questa tesi è URN:NBN:IT:POLITO-167871