UNITesi

Fault Tolerant Electronic System Design

DU, BOYANG
2016
606.
2016
Inglese
Fault Tolerant, Online Test, Debug Interface, Control Flow Errors, Single Event Effect, SRAM-based FPGA, Flash-based FPGA, Single Event Upset, Single Event Transient
Politecnico di Torino
109
Politecnico di Torino
File in questo prodotto:
File Dimensione Formato  
DU_BOYANG_thesis.pdf

accesso aperto

Dimensione 4.29 MB
Formato Adobe PDF
Visualizza/Apri
4.29 MB Adobe PDF Visualizza/Apri

I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14242/168691
Il codice NBN di questa tesi è URN:NBN:IT:POLITO-168691