Analysis and design of high performance building blocks for phased array system in BiCMOS technology

I sistemi Phased Array si stanno diffondendo molto in questi anni grazie alle loro elevate prestazioni rispetto alla singola antenna. Questi sistemi sono stati usati sempre più in molti campi, per esempio nelle comunicazioni satellitari, nei link ad alta velocità di trasmissione (emergente tecnologia 5G), nei radar militari e automotive. Inizialmente erano usati solo nelle applicazioni militari a causa dell’elevato costo e complessità del sistema. Grazie allo sviluppo di nuove tecnologie e allo sforzo dei ricercatori, al giorno d’oggi è possibile integrare nello stesso chip un intero sistema Phased Array, portando quindi ad una drastica riduzione dei costi. La motivazione di questa tesi è appunto la crescita esplosiva delle applicazioni che adottano l’approccio dei Phased Array, in particolare la tesi si occupa dell’analisi e progettazione di blocchi circuitali ad alte prestazioni per i sistemi Phased Array. La prima parte del lavoro consiste in una breve introduzione dei sistemi con array di antenne illustrando il principio di funzionamento gli oobiettivi e le problematiche della progettazione relazionate al bisogno di avere alta risoluzione e direttività dell’array di antenne. La seconda parte della tesi è dedicata all’analisi e progettazione di blocchi circuitali per i sistemi Phased Array. Più in dettaglio, verrà descritta la progettazione di VGA (amplificatori a guadagno variabile) e VCO (Oscillatori controllati in tensione). I VGA sono molto importanti nel sistema perche sono responsabili della direttività dell’array e nella precisione nella formazione del fascio. Nella tesi viene analizzato l’impatto delle prestazioni del VGA rispetto alla funzionalità del sistema. Viene analizzato più in particolare il comportamente della phase del segnale rispetto alla variazione del guadagno. L’obiettivo del progetto è quello di avere la fase del segnale costante per tutto il range di variazione di guadagno nella banda di frequenze dove opera l’amplificatore. Sono state studiate e implementate diverse tecniche di compensazione dell’errore di fase. Sono stati realizzati e misurati diversi VGA in banda X in Silicio Germanio. Le prestazioni in termini di errore di fase superano lo stato dell’arte. Oltre alle applicazioni in banda X è stato fatto del lavoro per l’imminente tecnologia di comunicazione 5G. E’ stato prototipato un amplificatore a guadagno variabile a ix larga banda (15 − 40 GHz) in tecnologia SiGe BiCMOS ed un VGA a 28 GHz in tecnologia CMOS 40 nm. Il VCO è un altro fondamentale blocco circuitale che abbiamo preso in considerazione in questa tesi. In questo caso ci siamo focalizzati sul rumore di fase, un parametro cruciale che è direttamente collegato alle prestazioni del sistema Phased Array. E’ stata fatta un’analisi dettagliata sulla minimizzazione del rumore di fase e sono stati realizzati dei VCO in SiGe operanti in banda K (18-27 GHz). I VCO mostrano un romore di fase che arriva a −137 dBc/Hz a 10 MHz di offset dalla portante. Questo risultato è superiore allo stato dell’arte se confrontiamo con gli altri VCO operanti in banda K e realizzati in Silicio. Solo i VCO relizzati con semiconduttori compositi hanno prestazioni migliori in termini di rumore di fase. Ad ogni modo, il costo di queste tecnologie è drammaticamente più alto. In conclusione, il lavoro dimostra la fattibilità di realizzare blocchi circuitali ad alte prestazioni per i sistemi Phased Array in Silicio. La possibilità di integrare l’intero sistema Phased Array sullo stesso chip porta ad una drastica riduzione dei costi, superando la barriera che ha fermato lo sviluppo di questo approccio in molte applicazioni negli anni precedenti. Questo è un punto cruciale per lo sviluppo della prossima generazione di comunicazioni ad alta velocità di dati e sistemi radar ad alta precisione sia militari che automotive.