Making acceleration more amenable with novel high-level synthesis techniques for FPGAs
BRIGNONE, GIOVANNI
2025
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
conv_main-2.pdf
accesso aperto
Dimensione
541.63 kB
Formato
Adobe PDF
|
541.63 kB | Adobe PDF | Visualizza/Apri |
|
conv_abstract-3.pdf
accesso aperto
Dimensione
32.63 kB
Formato
Adobe PDF
|
32.63 kB | Adobe PDF | Visualizza/Apri |
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.14242/190212
Il codice NBN di questa tesi è
URN:NBN:IT:POLITO-190212