Moltiplicatori di frequenza CMOS per applicazioni in banda E

A frequency quadrupler based on cascaded push-push frequency doublers is presented. Push-push frequency doublers have high harmonic rejection, but suffer from limited power efficiency and conversion gain, mainly due to second-harmonic feedback. Conventional harmonic reflectors minimize this undesired feedback introducing a common-mode second-harmonic resonance, at the price of increased area and reduced bandwidth. In the proposed design, the harmonic reflector is embedded into a transformer-based input matching network to decouple the differential-mode inductance from the common-mode inductance. This results in a more compact design, with higher output power and improved power efficiency. A common-gate transistor is stacked with the push-push pair to further boost the output power while reusing the same current. Two push-push frequency doublers are cascaded without additional power amplification stages. The quadrupler, implemented in 28nm CMOS, achieves a peak output power of 0 dBm and peak power efficiency of 5\% at 77GHz and the 3-dB bandwidth is from 70 to 86 GHz.

Il progetto di ricerca consiste di un quadruplicatore di frequenza basato su due duplicatori push-push in cascata. I duplicatori di frequenza push-push hanno una elevata reiezione armonica ma soffrono di una limitata efficienza di potenza e guadagno di conversione, dovuto principalmente al feedback della seconda armonica. I riflettori armonici convenzionali riducono al minimo questo feedback indesiderato introducendo una risonanza di modo comune sulla seconda armonica con l'inconveniente di un'area maggiore e di una larghezza di banda ridotta. Nel progetto proposto, il riflettore armonico è integrato nella rete di accoppiamento in ingresso basata su un trasformatore per disaccoppiare l'induttanza differenziale dal quella di modo comune. Ciò si traduce in un design più compatto con una maggiore potenza di uscita e una migliore efficienza di potenza. Un transistor in configurazione gate comune è impilato con la coppia push-push per aumentare ulteriormente la potenza di uscita utilizzando la stessa corrente. Due duplicatori di frequenza push-push sono posti in cascata senza ulteriori stadi di amplificazione di potenza. Il quadruplicatore, implementato in tecnologia CMOS 28 nm, genera una potenza di uscita di picco di 0 dBm, un'efficienza di potenza di picco del 5% a 77 GHz e una larghezza di banda di 3 dB tra 70 a 86 GHz.