Realizzazione in tecnologia CMOS e BiCMOS dei principali blocchi costruttivi utilizzati per realizzare la conversione di frequenza in modo efficiente, utilizzabili fino in banda millimetrica.

This work presents the design of the building blocks used in microwave frequency conversion. The first part is dedicated to the design and characterization of a 15 GHz PLO (Phase Locked Oscillator) which may be used as the local oscillator (LO) of a mixer. It has been implemented on a 130 nm full CMOS process from STMicroelectronics. The main goals was to design a low power consumption while exhibiting moderate phase noise performances. Measurements have revealed an output frequency range from 14.2 GHz to 15.1 GHz. A phase noise of −86.3 dBc/Hz with an offset frequency of 1 MHz has been obtained at 15 GHz, and an improvement of about -20 dBc/Hz has been further demonstrated by simulation. The circuit core power consumption is about 28 mW. In a second part, a low-losses double-balanced down-converter resistive mixer is demonstrated. An original topology has been developed to efficiently downconvert a signal from K-band or V-band to 1 GHz baseband, by implementing a sampled voltage passive mixer. Two pulse generators operating up to 20 GHz have been designed to drive this mixer. The system has been processed using a 130nm BiCMOS technology from IBM. Measurements have demonstrated conversion losses of -2.1 dB at 19GHz and an excellent operation range from 4 to 27 GHz RF frequency. The same circuit has also been tested in a sub-harmonic configuration to translate a 16-64 GHz RF signal into the baseband frequency. Conversion losses near than 8 dB have been obtained with a noise figure of 9.5 dB from an RF frequency of 58 GHz.

Questo lavoro di tesi di dottorato verte sulla progettazione dei principali blocchi utilizzati nella conversione di frequenza. Nella prima parte viene infatti descritta la progettazione e la caratterizzazione dell'oscillatore locale costituito da un PLO (Phase Locked Oscillator) a 15 GHz realizzato utilizzando la tecnologia CMOS 130 nm di STMicroelectronics ottimizzato per ottenere un basso consumo di potenza e delle buone prestazioni a livello di rumore di fase. Il PLO genera un tono sinusoidale compreso tra 14.2 e 15.1 Ghz, presenta un rumore di fase di −86.3 dBc/Hz per una frequenza di offset di 1MHz relativo alla portante a 15 GHz con un possibile margine di miglioramento dimostrato in simulazione di circa -20 dBc/Hz, consumando all'incirca 28 mW. Nella seconda parte viene invece dimostrata la realizzazione di un convertitore di frequenza “doubled balanced” resistivo a basse perdite di conversione pilotato sull'ingresso dell'oscillatore locale da due generatori d'impulsione funzionanti a frequenze maggiori di 20 GHz. In questo modo un segnale d'ingresso in banda K o in banda V viene convertito alla banda intermedia di 1GHz. Realizzato utilizzando la tecnologia BiCMOS 130nm di IBM, il circuito é stato testato su due differenti condizioni di funzionamento: classico e in sub-armonico. Nel caso di funzionamento classico, si ottengono delle perdite di conversione del mixer nell'ordine dei 2.1 dB per un segnale RF a 19GHz e garantisce un corretto funzionamento su una banda di frequenze in ingresso comprese tra i 4 e i 27 GHz. Utilizzando invece il circuito in sub-armonico, il circuito riesce a down-convertire un range più ampio di frequenze RF compreso tra 16 e 64 GHz al costo di un aumento delle perdite. Infatti, perdite di conversione attorno agli 8dB e un figura di rumore di 9.5dB sono stati ottenuti per un valore di frequenza d'ingresso pari a 58 GHz.