Architectural and circuit level techniques for the design of a low complexity partial response hard disk read channel equalizer dottorato di ricerca in ingegneria elettronica e delle telecomunicazioni
-
1998
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.14242/285382
Il codice NBN di questa tesi è
URN:NBN:IT:UNIPD-285382