System level specification and synthesis from behavioral VHDL tesi per il conseguimento del titolo di dottore di ricerca in ingegneria elettronica ed informatica
1998
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.14242/285956
Il codice NBN di questa tesi è
URN:NBN:IT:UNIGE-285956