ASIC Front-End Integrato nella Sonda per Imaging Ultrasonico Biomedico 3D basato su MUT

This work presented the design, implementation, and experimental validation of a custom four-channel front-end ASIC for CMUT-based in-probe imaging systems, fabricated in a 160-nm BCD-SOI technology. The primary objective was to achieve a compact, low-noise, and power-efficient mixed-signal interface capable of operating under the demanding requirements of high-voltage CMUT excitation and broadband acoustic signal reception. The proposed ASIC integrates four independent receive channels, each comprising two HV TX/RX switches, an LNA, and a class-AB cable driver. A shared on-chip LDO regulator provides a clean 1.8-V supply rail, enabling robust analog performance while maintaining channel-to-channel isolation. The TX/RX switches were designed to handle bipolar excitation pulses up to 200 Vp–p using only a 3.3 V supply, thereby ensuring reliable protection and low leakage in receive mode without the need for external HV biasing. Electrical characterization confirmed a measured gain of 17 dB and a –3 dB bandwidth from 60 kHz to 8 MHz, demonstrating a wide dynamic range suit- able for CMUT arrays operating around 3 MHz. The input-referred noise den- sity was measured at 12.2 nV/√Hz, resulting in an NEF of 0.854 nV√W/√Hz, representing state-of-the-art noise–power performance in this technology class. The HD2 was measured at –37.7 dB for a 20 mVp–p input, validating the lin- earity of the LNA and driver stages. The measured inter-channel crosstalk of –36 dB further confirmed the robustness of the layout, power routing, and isolation strategy. Acoustic measurements verified the correct operation of each receive path in an experimental water-tank setup, where the CMUT element transmitted and received echo signals from a metallic reflector. The ASIC successfully amplified the weak received echo, maintaining signal fidelity and confirming full acoustic functionality. These results demonstrate that the proposed front- end ASIC can reliably support both transmission and reception phases in CMUT-based imaging systems. From a system integration standpoint, the chip achieves a total active area of 2 mm2, corresponding to only 0.13 mm2 per channel—representing a substantial reduction compared to prior state-of-the-art designs occupy- ing 0.75–0.9 mm2 per channel. The total power consumption of 20.1 mW (4.9 mW per channel) ensures compatibility with compact probe implementa- tions, where power efficiency and thermal management are critical. When compared to recent JSSC’21 and ESSCIRC’22 designs, the proposed ASIC demonstrates a superior trade-off among noise, power, and area, vali- dating the effectiveness of the adopted circuit topologies and layout method- ologies. The 160-nm BCD-SOI process enabled the integration of high-voltage devices, precision analog components, and on-chip power regulation within a unified die, illustrating the potential of this technology for future scalable ultrasound front-end systems. In conclusion, this research contributes a fully integrated, low-noise, and area-efficient ASIC solution optimized for CMUT-based imaging applications. The presented architecture establishes a foundation for next-generation minia- turized ultrasound probes and intravascular imaging catheters, where high channel density, low power, and broadband operation are essential. Future work may focus on extending the design toward multi-frequency operation, on-chip digital beamforming, and advanced calibration techniques to further enhance image quality and integration at the probe level.

Questo lavoro ha presentato la progettazione, l’implementazione e la validazione sperimentale di un ASIC front-end personalizzato a quattro canali per sistemi di imaging in-probe basati su CMUT, realizzato in tecnologia BCD-SOI a 160 nm. L’obiettivo principale è stato quello di ottenere un’interfaccia mista analogico-digitale compatta, a basso rumore ed elevata efficienza energetica, in grado di operare nel rispetto dei requisiti stringenti imposti dall’eccitazione ad alta tensione dei CMUT e dalla ricezione di segnali acustici a larga banda. L’ASIC proposto integra quattro canali di ricezione indipendenti, ciascuno comprendente due interruttori TX/RX ad alta tensione, un amplificatore a basso rumore (LNA) e un driver di linea in classe AB. Un regolatore LDO integrato e condiviso fornisce una tensione di alimentazione pulita a 1,8 V, garantendo prestazioni analogiche robuste e un’adeguata isolazione tra i canali. Gli interruttori TX/RX sono stati progettati per gestire impulsi di eccitazione bipolari fino a 200 Vp–p utilizzando esclusivamente un’alimentazione di 3,3 V, assicurando una protezione affidabile e basse correnti di perdita in modalità di ricezione, senza la necessità di polarizzazioni ad alta tensione esterne. La caratterizzazione elettrica ha confermato un guadagno misurato pari a 17 dB e una larghezza di banda a –3 dB compresa tra 60 kHz e 8 MHz, dimostrando un’ampia dinamica operativa adatta a array CMUT funzionanti intorno ai 3 MHz. La densità di rumore riferita all’ingresso è risultata pari a 12,2 nV/√Hz, corrispondente a un Noise Efficiency Factor (NEF) di 0,854 nV√W/√Hz, rappresentando uno stato dell’arte nel compromesso rumore–potenza per questa classe tecnologica. La distorsione armonica di secondo ordine (HD2) è stata misurata pari a –37,7 dB per un segnale di ingresso di 20 mVp–p, validando la linearità degli stadi di amplificazione e di pilotaggio. Il crosstalk inter-canale misurato, pari a –36 dB, ha ulteriormente confermato la robustezza delle scelte di layout, della distribuzione di potenza e delle strategie di isolamento adottate. Le misure acustiche hanno verificato il corretto funzionamento di ciascun percorso di ricezione in un setup sperimentale in vasca d’acqua, in cui l’elemento CMUT ha trasmesso e ricevuto segnali di eco riflessi da un bersaglio metallico. L’ASIC ha amplificato con successo il debole segnale di eco ricevuto, preservandone l’integrità e confermando la piena funzionalità acustica del sistema. Tali risultati dimostrano che l’ASIC front-end proposto è in grado di supportare in modo affidabile sia la fase di trasmissione sia quella di ricezione nei sistemi di imaging basati su CMUT. Dal punto di vista dell’integrazione di sistema, il chip presenta un’area attiva totale di 2 mm², corrispondente a soli 0,13 mm² per canale, rappresentando una riduzione significativa rispetto alle soluzioni di stato dell’arte precedenti, che occupano tipicamente 0,75–0,9 mm² per canale. Il consumo di potenza totale pari a 20,1 mW (4,9 mW per canale) garantisce la compatibilità con implementazioni in sonde compatte, dove l’efficienza energetica e la gestione termica risultano aspetti critici. Il confronto con recenti lavori pubblicati su JSSC 2021 ed ESSCIRC 2022 evidenzia come l’ASIC proposto offra un compromesso superiore tra rumore, potenza e area, validando l’efficacia delle topologie circuitali e delle metodologie di layout adottate. La tecnologia BCD-SOI a 160 nm ha consentito l’integrazione di dispositivi ad alta tensione, componenti analogici di precisione e regolazione di potenza on-chip all’interno di un unico die, evidenziando il potenziale di questa piattaforma per futuri sistemi front-end per ultrasuoni scalabili. In conclusione, questa ricerca contribuisce con una soluzione ASIC completamente integrata, a basso rumore ed elevata efficienza in area, ottimizzata per applicazioni di imaging basate su CMUT.