Study and Implementation of CGRA architectures for edge applications

NACLERIO, ALESSIO
2026

28-set-2026
Inglese
Coarse-Grain Reconfigurable Arrays; Edge AI; Hardware Accelerators; Decoupled Access-Execute; RISC-V; X-HEEP
GRAZIANO, MARIAGRAZIA
ZAMBONI, Maurizio
Politecnico di Torino
225
File in questo prodotto:
File Dimensione Formato  
conv_alessio_naclerio_phd_thesis-1.pdf

accesso aperto

Licenza: Tutti i diritti riservati
Dimensione 47.48 MB
Formato Adobe PDF
47.48 MB Adobe PDF Visualizza/Apri
conv_alessio_naclerio_phd_thesis_abstract-1.pdf

accesso aperto

Licenza: Tutti i diritti riservati
Dimensione 136.17 kB
Formato Adobe PDF
136.17 kB Adobe PDF Visualizza/Apri

I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14242/381528
Il codice NBN di questa tesi è URN:NBN:IT:POLITO-381528